

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 62022142 A

(43) Date of publication of application: 30 . 01 . 87

(51) Int. CI

G06F 7/22

(21) Application number: 60160972

(71) Applicant:

SEKISUI CHEM CO LTD

(22) Date of filing: 19 . 07 . 85

(72) Inventor:

KINOSHITA TATSUO


(54) STORAGE DEVICE

(57) Abstract:

PURPOSE: To facilitate information processing without distinguishing fixed data and software data by realizing simultaneously the ease of edition intrinsic to the list processing a random access function using the significant order of data as a key.

CONSTITUTION: Data divided into words is stored in an address of a RAM8 of a storage device corresponding to each address, a settable reversible counter is provided in correspondence to each address of the RAM8 to store an integral number representing the significant order of each word. The counter 7 adds a prescribed positive or negative value to a value being an integral number or over designated externally. Further, an address name or an integral number is inputted with designation to the counter 7 through the 1st address bus 5a and the integral number or the address name is outputted from the 2nd address bus 5b. Further, the counter 7 and the RAM8 are controlled by various internal signal lines 3aW3f to connect a data bus 5c to the RAM8. Then the edition intrinsic to the list processing is facilitated.

COPYRIGHT: (C)1987,JPO&Japio



⑲ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-22142

(9) Int Cl. 4

識別記号

厅内整理番号

❸公開 昭和62年(1987)1月30日

G 06 F 7/22 L-7313-5B

審査請求 未請求 発明の数 1 (全10頁)

国発明の名称 記憶装置

> ②特 頤 昭60-160972

223出。 願 昭60(1985)7月19日

クラ 発し 明者 木 下 ①出 願

健 生

大阪府三島郡島本町百山2番2号 大阪市北区西天満2丁目4番4号

人 積水化学工業株式会社 30代 理

弁理士 倉内

1. 発明の名称

記

2. 特許請求の範囲

1) ワードに分割されたデータを該当番地に記 憶しておく第1の記憶手段と、前記第1の記 億手段の各番地に対応して設けられ. 前記ワ ードの意味上の順序を衷す整数値を記憶して おく第2の記憶手段とが設けられ、該第2の 記憶手段は外部から指定された整数値以上の 整数値に対して、正または負の一定値を加算 する機能を備え、さらに第2の記憶手段には、 前記番地名若しくは整数値が指定入力される 第1アドレスパスと、指定された番地名若し くは整数値に対応する整数値若しくは番地名 を出力する第2アドレスパスと,指定された 番地名若しくは整数値に対応する番地にワー ドの追加、削除の制御をするコントロールラ インとが少なくとも接続され、前記第1の記 隻手段には,データパスと, 該データパスへ

の入出力を制御するコントロールラインとが 接続されたことを特徴とする記憶装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、データ編集に適した記憶装置に関し、 例えば対話式でデータ入出力が可能な汎用電子計 算機及びデータベース用計算機、データ管理シス テム,ワードプロセッサー,自動翻訳システム等 の情報処理装置の部品として利用される。

(発明の背景)

現在、提起されている多くのプログラム言語に 沿って電子計算機を利用する際、対象となるデー 夕の大きさが固定されたいわゆる固定データであ る場合と、部分や全体の大きさを前もって予測で きないいわゆる柔構造データである場合とでは、 その扱われ方はずいぶん異なる。

固定データの代表例は、技術計算において多く 使われる配列であって、このようなデータはその 意味上の順序に少なからず沿って物理的な記憶場 所に収められる。

一方、柔構造データは、複数の関連する要素データによって構成され、連鎖構造によるリスト処理が行われる。

しかるに、固定データの場合、ランダムアクセス 機能に優れているが、データの編集の困難さが あり複雑なソフトウェアを必要とする。一方、柔 構造データをリスト処理する場合には、データの 編集の容易さの点で優れるが、目的のデータを得るために多数回の参照を繰り返さなければならず、ランダムアクセス機能に難点がある。

に記載されたソーティングメモリ装置では、要素データの位置は物理的に固定されているがその位置の確認方法が明示されておらず、上述した(発明の背景)において述べたような種々の要望に対して十分応えることができない。

本発明はかかる点に鑑み、ランダムアクセス機能を持ちつつ、リスト構造に特有の編集の容易さを持つアドレッシングが可能な記憶装置のハードウェア構成を提供することを目的としている。

(問題点を解決するための手段)

本発明は、ワードに分割されたデータを該当番地に記憶しておく第1の記憶手段と、前記第1の記憶手段とのおいた対応して設けられ、前記ワードの意味上の順序を表す整数値を記憶しての記憶手段とか設けられ、該第2の記憶手段とか設値以上の整数値に対けられた整数値以上の整数値に対してらいまたは負の一定値を加算する機能を備え、は整数値に第2の記憶手段には、前記番地名若しくは整数値に対応する整数値に対応するを数値に対応するを数値に対応するを数値に対応するを数値に対応するを数値に対応するを数値に対応するを数値に対応するを数値に対応するを数値に対応するを数値に対応するを数値に対応するを数値に対応するを表している。

· 定されていることが多い。

このような場合において、固定データと柔構造データの区別なしにある一通りの方法で、 その双方のデータを取り扱うことができれば極めて便宜である。

(従来の技術)

従来、専用のハードウェアを用いて編集(ソーティング)を行うソーティングメモリ装置が一部の文献で提案されているが(IEEE TRANS. ON COMPUTERS, VOL. C-18, NO. 8, P 719 ~727, 1969)、このソーティングメモリ装置はデータを物理的にシフトすることによって編集機能を実現している。また、特開昭 5 7 - 1 6 9 8 4 8 号公報において提案されているソーティングメモリ装置は、個々の要素データに対応して整数を記憶し、この整数を参照することによる内容アドレス方式である。

(発明が解決しようとする問題点)

しかるに、上述した文献に記載されたソーティングメモリ装置は、特定の要素データに固定的にアクセスする手段を有せず、また、上述した公報

くは番地名を出力する第2アドレスバスと、指定された番地名若しくは整数値に対応する番地にワードの追加、削除の制御をするコントロールラインとが少なくとも接続され、前記第1の記憶手段には、データバスと、該データバスへの入出力を制御するコントロールラインとが接続されたものである。

前記第1の記憶手段は、例えばRAMによって 構成され、第2の記憶手段はセット可能な可逆カ ウンタによって構成されている。前記正または負 の一定値は、追加、削除すべきワード数に対応す る値である。

(作用)

本考案に係わる作用について第1図及び第2図に示す模式図を参照して説明する。

第1図は1つのデータの挿入、削除を説明する図であり、第2図は第1図と同じことをデータの意味の順に並べかえて、見易く表示している。番地(i)は物理的な位置であり、添字によってその物理的アドレスの順序を示している。これらの

番地に対して内容(a)がそれぞれ対応して記憶 されており、同図においては内容(AAAA)、(BBBB), (CCCC), (DDDD) が意味上の 順序に従う内容であり、それらの内容は該当番地 名(i)に一対一に対応して記憶されている。こ のとき, 番地 (i 。) に内容 (b b b b) を記憶 させ (第1図D)参照). このときこの内容 (b b bb) を挿入すべき位置である内容 (BBBB) と(DDDD)の間に挿入するために、挿入すべ き前の内容に一対一に対応して記憶されている整 数値(b)としての内容(m-l)に1を加えた 整数値(m)とともに、前記内容(bbb)を 番地(ia)に記憶する。この番地(ia)とし ては、整数値(b)として可能な最大の値(N-1) を保持し、内容記憶のためには利用されてい ない番地を用いる。このように物理的な番地は意 味上の順序を示す番地に続いて記憶されるわけで はないが、その代わりに整数値 (b) として意味 上の順序を示す整数値(m)に対応して内容(b b b b) を記憶させる。このような状態で整数値

に記憶されている整数値(b:)は (-1) カウントアップされ、意味上の順序に従って整数値 (b) が設定される。このような削除機能によって第2図において内容 (bbbb) を削除すると第1図(a)及び第2図(a)のような順序に内容及び番地が並ぶことになる。

(実施例)

以下,本発明の実施例について図面を参照して 説明する。

第3図は本発明に係わる記憶装置の実施例を示し、N番地(N=2×)からなる記憶装置1は内部パスライン2、内部信号ライン3によって相互に接続されるとともに、インターフェース回路4を介して外部パスライン5、外部信号ライン6に接続されている。

インターフェース回路4は、第4図に示すようにゲート回路を組み合わせて構成されており、外部信号ライン6によって指令される各種指令モードに応じて、前記記憶装置1に対するコントロール信号を出力するとともにアドレス情報とデータ

(b) を内容(a) の順序に応じて書きかえると第1図(b)及び第2図(b)のようになり、内容(a) は意味上の順序通りになる。このとき、整数値(m) 以上の整数値を有している整数値のそれぞれに対して(+1) カウントアップする。

このようなワードの追加は、追加すべき個所に対して第1アドレスバスによって整数値(を外部指定され、その結果、当該メモリ部分がが入すべき内容に対応する整数値(m)以上で整数値(m)以上で整数値(がある値(かって、すでに記憶されている整数のようなに対応がある。しかも、このは第1アドレスバスからのは第1アドレスが、多数値(b)にはメモリ部のそれぞれの内容が、データバスに入出する。

一方、1つのデータを削除する場合には、例えば削除すべきメモリ部に相当する整数値 (b) を指定することによって、この指定した整数値以降

バスへの入出力制御をするものである。

このアドレス情報は、第1アドレスバス5 a と 第2アドレスバス5 b によって入出力され、デー タはデータバス5 c によって入出力されている。

本例で説明する第1アドレスバス5 a は入力専用であり、第2アドレスバス5 b は出力専用になされており、この第2アドレスバス5 b は番地名(i) 若しくは整数値(b) を出力する。

第4図において外部信号ライン6は、ENAB LE外部信号ライン6a、READ/b外部信号 ライン6b、READ/i外部信号ライン6c、 INSERTa/b外部信号ライン6e、WRIT Ea/b外部信号ライン6e、WRIT Ea/b外部信号ライン6e、WRIT Ea/b外部信号ライン6e、WRIT Ea/b外部信号ライン6e、WRIT Ea/b外部信号ライン6c。 外部信号ライン6g、INITIALIZE外部 信号ライン6hからなる8本のコントロールラインによって構成されている。なお、このように分 名によって構成されている。なお、このように はこれでいる内容及び整数値、(i)は番地名を それぞれ示している。 ENABLE外部信号ライン6aは、上述したこれらの外部信号ライン6b~6hを活性化させるための信号級である。

READ/b外部信号ライン 6 b は、整数値 (b) を指定することによって、内部の情報を読みとる信号線であり、整数値 (b) が指定されると前記第1アドレスバス 5 a を通じて、整数値 (b) を持った番地 (i) が活性化され、この番地名 (i) が前記第2アドレスバス 5 b に出力されるとともに、この番地 (i) の内容 (a) がデータバス 5 c に出力される。

READ/i外部信号ライン6cは、番地(i)に対応して記憶されている整数値(b)と内容(a)とを読みとる信号線であり、このREAD/i命令は、番地名(i)を指令することによって、この番地名(i)に対応する番地が活性化され、該番地〔i〕に対応して記憶されている整数値(b)が前記第2アドレスバス5bに出力され、さらに、内容(a)がデータバス5cを通じて出力される。

定された整数値(b)より小さい整数値(b」)が書き込まれている場合には、当該整数値(b」)値は変化されず、②指定された整数値(b)に該当する場合、データバス5cに当該番地の内容(a)が出力されるとともに整数値(b)に対応して内容(N-1)が番き込まれ、第2アドレスバス5bに番地名(i)が出力され、③指定された整数値(b)以上の整数値が審き込まれている場合には、当該整数値(b」)が(-1)カウントアップされて(b」-1)になる。

WRITEa/b外部信号ライン6 (は、整数値(b)を持った番地に内容(a)を書き込む信号線であり、整数値(b)を持った番地が前記第1アドレスバス5 aを介して外部から指令されると整数値(b)を持った番地が活性化され、データバス5 cを通じて外部から指定される内容(a)が書き込まれる。

WRITEa/i外部信号ライン6gは、第1 アドレスバス5aを通じて外部から指定される番 地名(i)に対応する番地が活性化され、データ INSERTa/b外部信号ライン6dは、整数値(b)を持つ内容(a)の挿入を行う信線であり、第1アドレスバス5aを通じて外部通じて外部通じて外部通じて外の内容(a)の構定された整数値(b)を持つ内容はは整数値(b)が書き込まれており、の整数値(b)が書き込まれている場合には、当まれている場合には、当まれている。を数値(b)によれている。を数値(b)によれている。を数値(b)によれている。とともに、当該値(b)によれている。を数値(b)によれている。を数値(b)によれてい出力される。を数値(b)を対応によれてい出力される。を数値(b)を対応によるとともに、当該値(b)を対応によるとともに、当該値(b)を対応によるとともに、当該値(b)を対応によるとともによりに出力される。

DISPLACEa/b外部信号ライン6 e は、 前記INSERTa/b命令と逆の動作である削 除機能をなす信号線であり、第1アドレスパス5 aを通じて外部から指定される整数値(b)を持 つ内容(a)の削除が行われる。このために①指

バス 5 c を通じて外部から指定される内容 (a) を書き込む信号ラインである。

INITIALIZE外部信号ライン6hは、初期化をなす信号ラインで、データバス5cを通じて入力される内容(a)をすべての番地へ書き込むとともに整数値(b)を初期化する。

上述した外部信号ライン6a~6hの中でENABLE外部信号ライン6aを除く7本の信号ラインは、ENABLE外部信号ライン6aが活性されることによって、それぞれの入力側に設けたANDケート9a~9gによって入力可能になされている。そして、読み出しに関係する外部信号ライン6b、6c、6eはORゲート10aを介してREAD内部信号ライン3aに接続されている。

指定した番地を活性するための外部信号ライン 6 c. 6 g は O R ゲート 1 0 b を介して、 (/ i) 内部信号ライン 3 b に接続されている。 挿入及 び削除の指令をなす外部信号ライン 6 d. 6 e は O R ゲート 1 0 c を介して C L O C K 内部信号ラ

イン3 cに接続されている。また、INSERT a/b外部信号ライン 6 dはINSERT内部信 号ライン3gに接統されている。データの母き込· み指令制御をなす外部信号ライン61. 6gはO Rゲート10dを介してWRITEa内部信号ラ イン3「に接続されている。INITIALIZ E外部信号ライン6hはINITIALIZE内 部信号ライン3gに接続されている。第2アドレ スパス 5 b の出力制御をなすトライステートバッ ファllaはREAD内部信号ライン3aとIN SERT外部信号ライン6dとの論理和をORゲ - ト10 e によって取り、この論理和によって制 御している。すなわち、INSERT指令がなさ れるか若しくはREAD指令がなされた場合。番 地名(i)若しくは整数値(b)の値を出力させ る. この番地名 (i) を出力させるためには、前 記READ/b外部信号ライン6bを活性化する ことによってなされ、整数値 (b) を出力させる ためには、READ/i外部信号ライン6cを活 性化することによってなされる。さらに、データ

内部信号ライン3 c. CONTRACT内部信号 ライン3 d. INSERT内部信号ライン3 e. WRITEa内部信号ライン3 f. INITIA LIZE内部信号ライン3 gからなる7本のコン トロールラインによって構成されている。

READ内部信号ライン3aは、外部より指定した番地名(i)若しくは外部より指定した整数値(b)を有する番地(i)の内容(a)をデータバス5c上に出力させるとともに、指定された番地名(i)に対応する整数値(b)若しくは指定された整数値(b)に対応する番地名(i)を前記第2アドレスバス5b上に出力させる信号線である。

(/i) 内部信号ライン3 b は、R E A D 命令若しくはW R I T E 命令に付随して指定される信号線であり、第1 アドレスバス 5 a を通じて外部から指定される番地名 (i) に対応する番地の入出力を制御する。

CLOCK内部信号ライン3cは、可逆カウンタ7をカウントアップ若しくはカウントグウンさ

バス 5 c は入出力兼用のバスであり、出力制御をなすトライステートバッファ 1 1 b は、前記READ内部信号ライン 3 a が活性されるとデータ出力可能になされ、入力データを制御するトライステートバッファ 1 1 c は、INSERT指令とINITIALIZE指令とWRITE指令の論理和をORゲート 1 0 「によって取り、これらの指令の内 1 つでも指令されるとデータ入力可能となされている。第 1 アドレスバス 5 a はバッファ 12を介して、各番地を構成する記憶装置 1 のそれぞれに接続されている。

次に、第5図を参照して前記記憶装置1のハードウェア構成について説明する。

第5図は1番地当りの回路構成を示し、このメモリ部の中心となるのは、前記可逆カウンタ7とRAM8である。これらの可逆カウンタ7及びRAM8は前記各種内部信号ライン3a~31によって制御されている。

内部信号ライン3は、READ内部信号ライン 3 a, (/i) 内部信号ライン3 b, CLOCK

せるための信号線である。

CONTRACT内部信号ライン3dは、前記READ内部信号ライン3aとともに、「DISPLACE」命令をコントロールする信号を出力する信号線である。

INSERT内部信号ライン3 e は、データバス5 c に出力された内容 (a) をRAM8に取り込むとともに、第1アドレスバス5 a を通じて外部から指定される整数値 (b) を可逆カウンタ7にセットする信号線である。

WRITEa内部信号ライン3 [は、データバス5 cに出力された内容(a)を読込む信号線である。

INITIALIZE内部信号ライン3gは、前記INITIALIZE外部信号ライン6hと同じ機能を有する信号線である。

前記可逆カウンタフはセット可能な可逆カウン タであり、クロックの立下りでカウントアップするもので、予めダウン端子が「H」レベルになっ ている場合にはカウントダウンし、セット端子が

「H」レベルになっている場合には第1アドレス パス 5 a から入力される内容がセットされ、全 1 セット嫡子が「H」レベルになっている場合には 全ピットが「H」レベルになる。また、ダウン端 子と全1セット端子の双方が「H」レベルの場合 には、全1セット端子の入力を優先して全ピット が「H」レベルになる。この可逆カウンタ7にセ ットされた整数値 (b) と当該番地の番地名 (i) を記憶しているROM13の出力とは、エクス チェンジャ14によってコンパレーター15及び - トライステートバッファ16に対して交換出力可 能となされている。エクスチェンジャ14は、2 つのマルチプレクサによって構成されている。こ のエクスチェンジャ1 4 は前記 (/i) 内部信号 ライン3bが「L」レベルのときには,整数値 (b) をコンパレーター15に入力し、番地名 (i) をトライステートバッファ16に入力させる。 一方.この(/i)内部信号ライン3bが「H」 レベルのときには,整数値 (b) をトライステー トパッファ 1 6 に入力させ、番地名 (i) をコン

によって論理積を取られ、この論理積がORFがられていていた。この論理積の出力はRAM8の内のである。この論理積の出力はRAMの内のでは、この論理積の出力に、この論理積がORFが内のには、では、ないのは、CLOのには、CLOのは、CLOのは、CLOのは、CLOのは、CLOのには、C

また. このCONTRACT内部信号ライン3 d の出力ラインはダウン端子に直接接続されている. この可逆カウンタ7からキャリーが出力されたときに前記INSERT内部信号ライン3eが活性されているとANDゲート24を介して活性化された信号によって前記マルチプレクサ17が

パレーター15に入力させる。コンパレーター15は前記第17ドレスパス5aのピットパターンとより、エクスチェンジ+14から出力される整数値値がある。出力される整数に「a」を比較し、それの双は、「公子と「a」を表する。ピット「L」を最大値(N-1)とする符号なしの2進表でにいる。

一方、第1アドレスバス 5 a から入力されるアドレス情報と前記ROM13から出力される番地名(i)とは、マルチプレクサ17を切り換えて可逆カウンタ7に入力される。このマルチプレクサ17はコントロール入力が「L」レベルのとさには、番地名(i)を入力させ、「H」レベルるアドレス情報を入力させる。

前記READ内部信号ライン3aとコンパレーター15の「=」端子の出力はANDゲート18

制御されるとともに、ORゲート25を介して可逆カウンタ7をセットし、さらに、ORゲート26を介して前記RAM8にデータセットをなす。可逆カウンタ7をセットするためには、このようるには、可能はBPライン3 eを活性化することによっても行われ、この場合、前記RAM8のデータセットも同時に行かれる。前記WRITE a 内部信号ライン3 f が活性されるとともに、前記コンパレーター15の「=」端子が「H」レベルになると、ANDゲート27を介してRAM8にデータセットされる。

R A M 8 はワードを収めるメモリであり、予めセット端子が「H」レベルの場合において、 C L O C K の立下りでデータバス入力のセットが行われる。

次に、上述したハードウェア構成からなる記憶 装置1において、本発明に係わる新たな機能が指 令されたときの動作について説明する。

① READ/b外部信号ライン6bが活性化さ

れると、前記READ内部信号ライン3aが活 性化され、前記第1アドレスパス5aによって 指定される整数値 (b) が第1アドレスパス 5 aに出力され.この整数値 (b) は可逆カウン タ7から出力される整数値(bょ)とコンパレ - ター15によって比較され、外部から指定さ れた整数値と同じ整数値を有している番地にお いては、このコンパレーター15の「罒」端子 から「H」レベルの信号が出力される。このた め、ANDゲート18の出力が「H」レベルと なり、さらに、ORゲート19を介して前記ト ライステートバッファ16を開き、ROM13 に記憶されている番地名 (i) をエクスチェン ジャ14を介して第2アドレスパス5bに出力 させる。また、ANDゲート18の出力が「H 」レベルとなるので、トライステートバッファ 2 0 を制御して、 R A M 8 に記憶されているワ ードをデータバス5cに出力する。このように して、整数値 (b) を指定することによって整 数値(b)に対応する番地の情報をデータバス

21及びORゲート22を介して、この可逆カ ウンタ1にCLOCKを供給する。この場合、 キャリー出力がないならば、可逆カウンタ7の 内容である整数値(bi)のカウントアップが おこるが、RAM8の内容の変更はなされない。 一方、当該番地に対応する整数値が、値として とり得る最大の整数(N-1)に等しい場合に は、可逆カウンタでからキャリーが出力される ので、ANDゲート24から「H」レベルの信 号が出力されて、前記トライステートバッファ 16及びマルチプレクサ17を制御して番地名 (i)を第2アドレスバス5bに出力させると ともに、第1アドレスパス5aに出力された整 数値(b)を可逆カウンタ7に出力させる。ま た. ORゲート26の出力が「H」レベルとな るので、データバス5 c に出力されるデータを 取り込み、RAM8の内容を費き変える。

④ DISPLACE命令が出されると、指定された整数値(b)よりも大きな整数値を有する 番地では、可逆カウンタ7から当該番地に対応 5 cに出力する。

- ② READ/i外部信号ライン6cが活性化されると、前記READ内部信号ライン3aと(/i)内部信号ライン3bとが活性化される。このため、上述したREAD/b外部信号ライン6bを活性化した場合と異なって、エクスチェンジャ14を切換制御するので、可逆カウンタ7から出力される整数値(bi)はトライステートバッファ16を介して第2アドレスバス5bに出力される。
- ③ INSERT命令によって整数値(b)の所に内容(a)を挿入する命令を出すと、指定に内容(b)以上の番地においては、前記にた整数値(b)以上の番地においては、前記に内部信号ライン3cとINSERT内部信号ライン3cとが活性化され、このとも「ANDでのとなって比較されるが、このとき「ANDゲート」レベルとなるので、ANDゲート

する整数値(b;)がコンパレーター15に出 力され,このコンパレーター15によって第1 アドレスバス5aに出力されている整数値(b)と比較されるので、「≤」端子の出力が「H 」レベルとなり、CLOCK内部信号ライン 3 c が「H」レベルになったときにANDゲート 21及びORゲート22を介して可逆カウンタ 7にCLOCKを入力する。一方、このとき、 前記CONTRACT内部信号ライン3dが活 性化されているので、この可逆カウンタ7はカ ウントダウンされる。一方、指定された整数値 (b) を有している番地においては、前記コン パレーター15の「□」端子と「≤」端子の双 方が「H」レベルとなるので、ANDゲート23 - の出力が「H」レベルになり,可逆カウンタ7 に値 (N-1) がセットされるとともに、AN Dゲート1 8 の出力が「H」レベルとなるので. トライステートバッファ16.20の双方を開 き、第2アドレスバス5bにはROM13から 番地名(i)が出力され、データバス5cには

RAM8の内容が出力される。

- ③ WRITEa/b命令がなされると、第17ドレスバス5aに出力される整数値(b)を有する番地では、前記コンパレーター15の「ー」端子が「H」レベルとなり、同時に前記WRITEa内部信号ライン3「が活性化されるので、ANDゲート27、ORゲート26を介してRAM8にCLOCKを供給し、データバス5cに出力されている内容(a)が書き込まれる。
- ⑤ WRITEa/i命令がなされると、前記(/i)内部信号ライン3bが活性化されるので、 ROM13から番地名がエクスチェンジャ14 を介してコンパレーター15に入力され、この 番地名が上やフェスがス5aに出力されている番地名が比較され、該当番地においてはコンパレーター15の「一」端子が「H」レベルとなるので、上述したWRITEa/b命令がなるので、上述したWRITEa/b命令がなされた時に同様にデータバス5cに出力されているデータがRAM8に書き込まれる。

る場合には、ページが一杯になったとき、上述したような参照関係を明瞭に判るようにソフトウェア上の工夫をする必要がある。例えば、ワード中の1ビットをそのワードが番地情報を持つことを示す専用ビットとして確保する等の手段が考えられる。

(発明の効果)

 ① INITIALIZE命令がなされると、INITIALIZE向令がなされると、INITIALIZE内部信号ライン3gが活性化されるので、全ての番地において、データバス5cに出力されている内容(a)がRAM8に書き込まれるとともに、ROM13に記憶されている番地名をマルチプレクサ17を介して可逆カウンタ7に入力させ、整数値(b)の初期化がなされる。

以上のような新たに設けた命令を適宜用いることで、各番地のワードの意味付けを自在にすることができ、データの追加、削除をハードウェックの追加、各番地のワッとができる。なお、各番地のワッとができるが、意味の上で多層が出てあるが、プログラムの世間を合ったである。といる。といるものようにがある。といるものような新たに設けたのようながある。

また、本発明に係わる記憶装置1個分をデータの1つの単位(ページ)として仮想記憶を実現す

きる・さらに、本発明のアドレッシング方法によれば、データをある決まった秩序のもとに配列させておけば、整数値を参照することによって例えば関係データベース等のワードの意味付けを把握できるので、並列処理計算機を構成する上でも極めて好ましいものである。

4. 図面の簡単な説明

第1図及び第2図は本発明に係わる記憶装置の作用を説明するための記憶内容を例示する模式図、第3図は同記憶装置の機略構成を示す図、第4図はインターフェース回路の構成を例示する回路図、第5図は各番地に対応する記憶装置を示す回路図である。

1 … 記憶装置 2 … 内部パスライン

3 … 内部信号ライン 4 … インターフェース回路

5 … 外部パスライン 5 a … 第 1 アドレスパス

5 b … 第 2 アドレスバス

5 с … データバス

6 …外部信号ライン

特開昭62-22142 (9)

7…セット可能な可逆カウンタ(第2の記憶手段) 8…RAM(第1の記憶手段)

特許出願人

代 理 人

植水化学工来 2 内 義 朗朗高强 中理士 倉 内 義 朗朗高强 巴内理 电流

第 / 图

春地名/ 登取组 内 君 日 iı m-2AAAA i z 8888 N-2 is بريانات i4 סססס m+1is cccc m N-1

(a)


2 AAAA 1 8888 1 uuuu 2 DOOD
1 10000
1 CCCC

(b)

第2图

(a)

登数値り	内容 a	◆ 地名i
m-2	AAAA	j,
m-1	BBBB	i2
m	CCCC	i s
m+1	ממממ	İ4



第3図

